(4) Japanese Patent Application Laid-Open No. 62-120063 (1987)

"SEMICONDUCTOR DEVICE"

The following is an English translation of an extract of the above application.

- 5 [claim 1] A semiconductor device comprising:
 - a P-channel transistor and a N-channel transistor in serial connection which are provided between a high voltage current and a low voltage current; and

an output circuit having a CMOS configuration in which a common junction point of said P-channel transistor and said N-channel transistor is connected to an output terminal,

wherein a diode element is provided such that an anode side is connected to a drain of said P-channel transistor and a cathode side is connected to said common junction point.

10

① 特許出額公開

⑫ 公 開 特 許 公 報 (A) 昭62-120063

@Int_Ci_4

溢別記号

厅内整理番号

母公開 昭和62年(1987)6月1日

H 01 L 27/08 H 03 K 19/08

102

7735-5F 8326-5J

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称 半導体装置

> 创特 顧 昭60-260260

❷出 願 昭60(1985)11月20日

砂発 明 者 鈴 の発明 晝

敦 詞 英朗 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

の出 類 人

富士通株式会社

川崎市中原区上小田中1015番地

弁理士 井桁 貞一 30代 理 人

木

III

1. 条明の名称

* 4 4 5 7

2. 特許請求の疑問

代列技能のPチャンネルトランンジステと N チャンネルトランングスタとも高電圧電報と成 **追託運動との間に備え、かつはアチャンネルトラ** ンジスタとNチャンネルトランンジスタとの共通 彼親選が出力端子に接続された C M O S 構成の出 力同路を有する半導体装置において、

アノード催が出記アチャンネルトランジスタの ドレインに接続され、カソード側が前記代議接続 立には住されたダイオードお子をおけたことを移 ひとするやみ体炎器.

3. 竞明の詳細な説明

(# #)

CMOS崎底の出力回路を介する下昇作業及で あって、山力風路のアチャンネルトランジスタの ドレインと出力との際にダイオードを設けること により、高電圧電気より高い電圧が出力に関加し たときにもはアチャンネルトランジスタのドレイ ンから以近に温線が終れるのを阻止できるので、 寄生サイリスタのラッチアップの勧止が可能とな

(産業上の利用分野)

火丸明は下海体装置に関するものであり、更に 罪しくさえばCMOS胡椒の出力別路を有するギ おはな才に関するものである。

(従来の技術)

35 到は使果似に振るCMOS 構成のインバー タ出力回路の回路鋭であり、1はアチャンネルト ランジスタ、2 は N チャンネルトランジスタであ

次にこの何點の会作を説明する。まず入力人に 低レベル人力が入ると、アチャンネルトランジス タ1がオン、…万Nチャンキルトランジスタ2が オフレて出力Bがなレベルになり、人力Aに為レ ベル入力が入るとアチャンネルトランジスタ1が オフ、一方Nチャンキルトランジスタ2がオンして出力Bが低レベルになる。

(免引が解決しようとする周勤点)

ところである例にネナインパータ出力回路が CMOSスタティックRAMのDest 部に用いられる場合、出力増予Bに電源電話Vct以上の電形が印象されると、Pチャンキルトランジスタ1のドレイン(P・)と状板(m)間の複合が順方向となって状板に電波が変れ、このため寄生サイリスタがオンしてラッチアップを起すことがあった。

特に10万場子Bが入力端子としても川いられる 「/O場子の場合には、外属からはらが入力する のでノイズを含みやすく、またそれだけラッチ アップしやすく関盤となっていた。

水免明はかかる従来の問題点に思みて餌作されたものであり、既年を構成によりラッチアップの 防止を可能にしたCMOS構成の出力回路の提供 を目的とする。

(災無例)

次に図を参照しながらよ免明の実施例について 18 ift + 3

第1回は水免明の実施側に係るCMO S相違のインパータ出力回路であり、3はPチャンネルトランジスタ、4はMチャンネルトランジスタである。またPチャンネルトランジスタのソースは高電圧電板Vccに、Mチャンネルトランジスタのソースは低電圧電板Vciに接続されて利り、ネッのゲートは共通接続されて入力Cを形成している。

5 はダイオードであり、アノード側がアチャン まルトランジスタ3のドレインに、カソード側が ドチャンネルトランジスタものドレインおよび出 力級子Dに接続されている。

① 2 回は部 1 図の特別の構成新面別であり、 6 は N 県下海体状板である。また7 は N チャンネルトランジスタ 4 の形成川 P ウェルであり、8 は ダイオード 5 の形成川 P ウェルである。

次に大災無何の動作について退別する。まず人

【周遊なを解決するための手段】

人名明のキタ体炎器は、む気接続のアチャンネルトランジスタとドチャンネルトランジスタとドチャンネルトランジスタとモニ は 報と、かつはアチャンネルトランジスタとドチャンネルトランジスタとの 氏油 値 蛇点が出力 塩子に 接続された ひいて、アノード側が済起アチャンネルトランジスタのドレインに接続され、カソード側が消起 氏油 虚 総立に接続されたダイオードよ子を設けたことを特殊とする。

((III)

山川 場下から森田圧 電報よりない 電圧が入力した場合にも、はダイオード よ下により P チャンキルトランジスタのドレイン を介して 電蛇が 抗凝に 致れるのを阻止することが できるので、 写生サイ リスタのラッチアップの防止が可能となる。

力でに低レベル人力が人名とドチャンネルトランジスタをがオフし、一力アチャンネルトランジスタるがオンし、かつダイオードをが期方向になってので、治力Dはなレベルとなる。人力でになってル人力が人名とまにはアチャンネルトランジスタをかったがオフし、一月ドチャンネルトランジスタをかまった。出力Dは低レベルとなる。こりDのはいくなるが、次役回路のよレベル人力の規格では、ダイオードをの明カーにはならないものでない製り問題とはならない。

次にノイズ写により出力りから電報電圧 Vcc より高い電圧が入力したとする。是来例同路によれば、この電圧によりアチャンネルトランジスタのドレイン(ア・)とド本版との間に形成されているアード接合が耐力向となって基礎に収逸が使し込まれていたが、実施例によればダイオードをにより減アード接合が耐力向になるのを関止することができるので、客生サイリスタのラッチアップ

の助止が可能となる。

第3 図は本見明の実施側に低る出力同路をCMOSスタティックRAMに使用した場合の同路間であり、9 は本是明の実施側に低る出力パッファ回路、1 1 は1 / 0 端子である。この場合には1 / 0 端子から外部位身が入力するので高電圧のノイズも収入しやすく、使って本実施側に低る出力回路は特に有効である。

部4 例は太充明の裏の正施質に係るCMOS構成のインパータ出力開業であり、部1 別と同じ行
の、番りは同じものを示している。関係するよう
に部1 ほと異なるのはドチャンネルトランジスタ 何にもダイオード12 が設けられている点であ る。なおこのダイオード12 は第2 関で示すアウェル8 内に設けられたダイオード5 と同様に、 アウェル7とは製につくられたアウェル内に形成 される(不関係)。

大に泊4回の田路曲作を製明するが、入力Cに 低レベル人力および高レベル入力が入るとまの曲 作はあり図のMあとMはであるので名略する。またボカDに高電圧電気Vetより高い電圧が入力したときもMはであるので名略する。

そこでいま出力 D に 体 世 圧 世 哲 V 5 5 よ 9 長い 電 圧 が 入力 したとする。このと 3 3 2 数 に 対いて、 P ウエル 7 (V 5 3 レベル) と N チャンキルトランジスタ4 のドレイン (N・) は ダイオード 1 2 に よって 順力 向と なるのを 組止される から、 P ウェル 7 内に 収益が 遊れて 労生 サイリスタが ラッチアップすることは ない。

このように第4頃の問題によれば、電報電圧 Visikり低い電圧が入力した場合にも、客生サイ リスタがラッチアップするのを防止することがで まる。

なお変革例では出力回路としてインバータ問路 を用いて基項したが、その他の過程構成の問題、 例えばNAND回路等であっても適用できること は切らかである。

(発明の角度)

は上級明したように、本意明によれば出方原路の出力地下から当電視電圧より高い電圧が入力した場合にも、基根に電視が流れることはないので 当生サイリスタのラッチアップの防止が可能となり、従って合併製性の事事体製造の製造が可能となる。

4. 民籍の簡単な里明

第1日は北元明の実施制に係るCMOS構成のインパーテ治力回路の回路関であり、第2日は 第1日の回路の構造新品関である。

部の対は水色明の変施側に係る山力同路をCMOSスクティックRAMに使用した場合の同路調であり、計4関は水色明の別の変施側に係る 国路関である。

第5 関は従来側に係るCMO 5 構成のインパータ出力目的の例称関である。

1 . 3 -- アチャンネルトランジスタ

2', 4 -- N + + > 4 & + 9 > 5 x 5

5 . 1 2 ··· * + * - *

8 - N 压量


7 , 8 - F7 = N


9 … 川 カバッファ回路

10… 人力パッファ回路


11-1/0点子


化理人 介理士 井桁 贞一





本実施的回路を通用LF図 第 3 図





注表例の包括日 第 5 図